表决电路连接

1. 试设计一个裁判表决器，（要求用组合逻辑电路设计）

假设A，B，C为组合逻辑的输入，Y为判决结果的输出，根据条件可以得出版下面的逻辑表达式：
Y=AB+AC+ABC；化简权后得：Y=AB+AC
用两个二输入与门和一个二输入或门即可实现，具体接法：
第一个与门输入A和B，第二个与门输入A和C，两个与门的输出分别接或门的两个输入端，或门的输出即为判决结果的输出。

2. 三人表决电路实验报告，三人表决器的逻辑电路图怎么画

三人表决器的原理是三人中有大于或等于两个人同意，那么就表决通过，写成逻辑式就是Y=AB+AC+BC。
电路图如下：
注意：只有红点连接才表示线连接。
逻辑图：

3. 三人表决器的逻辑图

三人表决器的逻辑图如下：

这个表决器的功能是当A、B、C三人表决某个提案时，两人或两人以上同意，提案通过，否则提案不通过。

这个逻辑图涉及到数字电路的与非门。与门（英语：AND gate）又称“与电路”、逻辑“积”、逻辑“与”电路。是执行“与”运算的基本逻辑门电路。有多个输入端，一个输出端。当所有的输入同时为高电平（逻辑1）时，输出才为高电平，否则输出为低电平（逻辑0）。

非门（英文：NOT gate）又称非电路、反相器、倒相器、逻辑否定电路，简称非门，是逻辑电路的基本单元。

(3)表决电路连接扩展阅读：

非门有一个输入和一个输出端。当其输入端为高电平（逻辑1）时输出端为低电平（逻辑0），当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。非门的逻辑功能相当于逻辑代数中的非,电路功能相当于反相,这种运算亦称非运算。

非门实现逻辑代数非的功能，即输出始终和输入保持相反。当输入端为高电平（逻辑“1”）时，输出端为低电平（逻辑“0”）；反之，当输入端为低电平（逻辑“0”）时，输出端则为高电平（逻辑“1”） 。

4. 三人表决器逻辑电路图 有一个人有否决权

三人表决器逻辑电路图，有一个人有否决权：Y=AB+AC，A有优先权。如果有了其中一人投赞同票就可以单票通过那就是决定权，如果必须有其中一人投赞同票才可以通过那就是否决权。

表决是2人及以上通过有效，但由于C有否决权，所以只有在C通过A或B的表决才有效。这个表决器的功能是当A、B、C三人表决某个提案时，两人或两人以上同意，提案通过，否则提案不通过。

这个逻辑图涉及到数字电路的与非门。与门（英语：AND gate）又称“与电路”、逻辑“积”、逻辑“与”电路。是执行“与”运算的基本逻辑门电路。有多个输入端，一个输出端。

基本释义

逻辑电路是指完成逻辑运算的电路。这种电路，一般有若干个输入端和一个 或几个输出端，当输入信号之间满足某一特定逻辑关系时，电路就开通，有输 出;否则，电路就关闭，无输出。

主要包括内容有数字电子技术（几种逻辑电路）、门电路基础（半导体特性，分立元件、TTL集成电路CMOS集成门电路）、组合逻辑电路（加法器、编码器、译码器等集成逻辑功能）时序逻辑电路（计数器、寄存器）以及数模和模数转换。

5. 利用4选1数据选择器（74LS153)设计一个3人表决器电路

153为双四选一数据选择器，最简单的方法是分两层实现。假设十六选一的选择线为A3A2A1A0. 低层排四个四选一数据选择器，每个的选择信号都接A1A0 高层用一个四选一数据选择器，选择信号用A3A2，数据输入信号将低层的四个输出接入即可。

4选1数据选择器  4选1数据选择器的功能是从4个相互独立的数据输入端D0-D3中选出一个来送至输出端，因为2位二进制代码就可表示4个地址，所以具有2个地址输入端A0和A1。还有一个附加控制端S，具有使能作用，当S=1是才正常执行数据选择功能，否则输出总为0。

(5)表决电路连接扩展阅读：

数据选择器使用注意事项：

1、选择器中包含“·”“#”“(”或者“]”等特殊字符，注意使用转义字符将特殊字符转义

2、选择器中包含空格的注意事项：选择器中的空格也是不容忽视的，空格存在与否得出的结果可能很大的不同，$(".test :hidden")表示选取class为test的元素里面的隐藏元素。

3、$(".test:hidden")表示隐藏的class为test的元素。

4、$("ul li:last-child")在ul中选取最后一个li子元素。

5、$("div.one :last-child")选取class为one的div元素中最后一个子元素<集合元素>。

6. 三人多数表决电路，与非门

分析：三人多数表决器本可以用三个二输入与非门和一个三输入与非门解决，但题目限定了二输入与非门，因此实际解决两个问题。其一限定用两输入与非门，其二实现多数表决功能。

一、多数表决器

1、根据题意设三个输入变量A、B、C，输出变量为Y。

2、建立逻辑关系：三变量比较简单可以直接写出逻辑表达式，如果不能就画真值表（你后两张图片）。

真值表中输入输出的对应关系，输入满足输出要求的项输出为1。即表中输入多于或等于2个1的输出为1否则输出为0。

3、根据真值表写出逻辑表达式：输出为1的都满足要求，因此是或的关系。Y=A'BC+AB'C+ABC'+ABC

4、化简：

(1)简单的直接表达式化简：

Y=A'BC+AB'C+ABC'+ABC=（A'+A）BC+AB'C+ABC'=BC+AB'C+ABC'

=B（C+AC'）+AB'C=BC+AB+AB'C=AB+BC+AC

(2)复杂的用卡诺图化简（略）

5、化简结果用与非形式表示

Y=AB+BC+AC=[(AB+BC+AC)']'=[(AB)'(AC)'(BC)']'

由于限定了二输入与非门，因此还需要把三输入与非门转换成二输入与非门

二、转换过程

为简单期间，设：a=(AB)'，b=(AC)'，c=(BC)'

则：Y=[(AB)'(AC)'(BC)']'=(abc)'={a[(bc)']'}'

6、逻辑电路图：