gt门电路

Ⅰ 为什么TTl门电路的输入端悬空时相当于逻辑1

因为悬空时可以看作是输入端接一个无穷大的电阻，当输入电阻大于IKΩ时，输入电平就变为阈值电压UTH即为高电平，所以相当于逻辑1。数字电路中，把电压的高低用逻辑电平来表示。

逻辑电平包括高电平和低电平这两种。在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。

/iknow-pic.cdn.bcebos.com/a71ea8d3fd1f41340aa439a52b1f95cad0c85e5d"target="_blank"title="点击查看大图"class="illustration_alink">/iknow-pic.cdn.bcebos.com/a71ea8d3fd1f41340aa439a52b1f95cad0c85e5d?x-bce-process=image%2Fresize%2Cm_lfit%2Cw_600%2Ch_800%2Climit_1%2Fquality%2Cq_85%2Fformat%2Cf_auto"esrc="//www.haojdwx.com/fix_a71ea8d3fd1f41340aa439a52b1f95cad0c85e5d"/>

(1)gt门电路扩展阅读：

TTL电路多余输入端的处理方法：

1、TTL与门和与非门电路

(1)将多余输入端接高电平，即通过限流电阻与电源相连接;

(2)根据TTL门电路的输入特性可知，当外接电阻为大电阻时，其输入电压为高电平，这样可以把多余的输入端悬空，此时输入端相当于外接高电平;

(3)通过大电阻(大于1kΩ)到地，这也相当于输入端外接高电平;

(4)当TTL门电路的工作速度不高，信号源驱动能力较强，多余输入端也可与使用的输入端并联使用。

2、TTL或门、或非门

(1)接低电平;

(2)接地;

(3)由TTL输入端的输入伏安特性可知，当输入端接小于IKΩ的电阻时输入端的电压很小，相当于接低电平，所以可以通过接小于IKΩ(500Ω)的电阻到地。

参考资料来源：/ke..com/item/%E9%AB%98%E7%94%B5%E5%B9%B3"target="_blank"title="网络-高电平">网络-高电平

Ⅱ TTL门电路是什么

晶体管-晶体管逻辑电路（transistor-transistor logic）。集成电路输入级和输出级全采用晶体管组成的单元门电路。简内称TTL电路。它是将二容极管-晶体管逻辑电路（DTL）中的二极管，改为使用多发射极晶体管而构成。TTL电路于1962年研制成功,它的“与非”门的结构和元件参数已经历三次大的改进。通常，以电路的速度和功耗的乘积作为优值来衡量逻辑集成电路的性能和水平。因此,改进TTL逻辑电路“与非”门是从速度和功耗两个方面入手的。

Ⅲ 什么是传输门(TG)

传输门就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成。

CMOS传输门由一个PMOS和一个NMOS管并联构成，其具有很低的导通电阻（几百欧）和很高的截止电阻（大于10^9欧）。

(3)gt门电路扩展阅读

TP和TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故TP的衬底接+5V电压，而TN的衬底接-5V电压。

两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用C和!C表示。传输门的工作情况如下：当C端接低电压-5V时TN的栅压即为-5V，vI取-5V到+5V范围内的任意值时，TN不导通。同时、TP的栅压为+5V，TP亦不导通。

此时TN的栅压为+5V，vI在-5V到+3V的范围内，TN导通。同时TP的棚压为-5V，vI在-3V到+5V的范围内TP将导通。由上分析可知，当vI<-3V时，仅有TN导通，而当vI>+3V时，仅有TP导通当vI在-3V到+3V的范围内，TN和TP两管均导通。

参考资料来源：网络-传输门

Ⅳ TTL逻辑门电路的典型高电平值是多少

TTL电平： 输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

Ⅳ TTL电路是什么样的

TTL电路是晶体管-晶体管逻辑电路的英文缩写（Transister-Transister-Logic ），是数字集成电路的一大门类。它采用双极型工艺制造，具有高速度低功耗和品种多等特点。 从六十年代开发成功第一代产品以来现有以下几代产品。
第一代TTL包括SN54/74系列，（其中54系列工作温度为-55℃～+125℃，74系列工作温度为0℃～+75℃) ，低功耗系列简称lttl，高速系列简称HTTL。
第二代TTL包括肖特基箝位系列（STTL)和低功耗肖特基系列（LSTTL）。
第三代为采用等平面工艺制造的先进的STTL(ASTTL)和先进的低功耗STTL（ALSTTL）。由于LSTTL和ALSTTL的电路延时功耗积较小，STTL和ASTTL速度很快，因此获得了广泛的应用。
各类TTL门电路的基本性能：
按此在新窗口浏览图片
电路类型TTL数字集成电路约有400多个品种，大致可以分为以下几类：
门电路
译码器/驱动器
触发器
计数器
移位寄存器
单稳、双稳电路和多谐振荡器
加法器、乘法器
奇偶校验器
码制转换器
线驱动器/线接收器
多路开关
存储器
特性曲线电压传输特性

TTL与非门电压传输特性 LSTTL与非门电压传输特性
瞬态特性 由于寄生电容和晶体管载流子的存储效应的存在，输入和输出波形如 右。存在四个时间常数td,tf,ts和tr。
延迟时间td
下降时间tf
存储时间ts
上升时间tr
基本单元“与非门”常用电路形式
四管单元 五管单元 六管单元
主要封装形式
双列直插
扁平封装
TTL反相器工作原理，请参照《数字电子技术基础》第四版 高等教育出版社，清华大学电子教研室 阎石主编的P53页电路图
1、当Vi=Ve1=0.2v 时T1导通，这时Vb1被钳制到0.2+0.7=0.9v，由于T1导通，故Vb2=Ve1=Vi=0.2v,由于Vb2<0.7v，所以T2截止,T3导通，T4截止，Vo输出为高电平。
2、当Vi=Ve1=3.6v 时T1也导通，这时Vb1被临时钳制到3.6v+0.7=4.3v，由于T1导通，故Vb2=Ve1=Vi=3.6v,由于Vb2>0.7v，所以T2导通，侧Ve2=Vb4=3.6v-0.7v=2.9v,Vb4>0.7v,所以T4导通，由于T2的导通导致T3的基极Vb3被钳制到0V，所以T3截止；所以Vo输出为低电平。另外由于T4的导通，并且发射极接地，反过来有影响到T4的基极被钳制到Vb4=0v+0.7v=0.7v,同样T2导通所以T2的基极Vb2=Vb4+0.7v=1.4v,再同样T1导通Ve1=vb2=1.4v,Vb1=Ve1+0.7v=2.1v。

Ⅵ CMOS电路和TTL电路的区别

分类: 资源共享 >> 文档/报告共享
问题描述:

CMOS电路和TTL电路的区别?论文报告~

解析:

功耗

TTL门电路的空载功耗与CMOS门的静态功耗相比，是较大的，约为数十毫瓦（mw）而后者仅约为几十纳(10-9)瓦；在输出电位发生跳变时（由低到高或由高到低）,TTL和CMOS门电路都会产生数值较大的尖峰电流，引起较大的动态功耗。

速度

通常以为TTL门的速度高于“CMOS门电路。影响 TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻阻数值。电阻数值越大，工作速度越低。管子的开关时间越长，门的工作速度越低。门的速度主要体现在输出波形相对于输入波形上有“传输延时”tpd。将tpd与空载功耗P的乘积称为“速度-功耗积”，做为器件性能的一个重要指标，其值越小，表明器件的性能越 好（一般约为几十皮（10-12）焦耳）。与TTL门电路的情况不同，影响CMOS电路工作速度的主要因素在于电路的外部，即负载电容CL。CL是主要影响器件工作速度的原因。由CL所决定的影响CMOS门的传输延时约为几十纳秒。

Ⅶ GTO晶闸管的开通和关断原理

开通原理

由图1（b）所示的等效电路可以看出，当阳极加正向电压，门极同时加正触发信号时，GTO导通，其具体过程如图2所示。

显然这是一个正反馈过程。当流入的门极电流IG足以使晶体管N2P2N1的发射极电流增加，进而使晶体管P1N1P2的发射极电流也增加时，α1和α2增加。当α1+α2>1之后，两个晶体管均饱和导通，GTO则完成了导通过程。可见，GTO开通的必要条件是

α1+α2>1， （1）

此时注入门极的电流

IG=[1-（α1+α2）IA]/ α2 （2）

式中，IA——GTO的阳极电流；

IG——GTO的门极电流。

由式（2）可知，当GTO门极注入正的电流IG但尚不满足开通条件时，虽有正反馈作用，但器件仍不会饱和导通。这是因为门极电流不够大，不满足α1+α2>1的条件，这时阳极电流只流过一个不大而且是确定的电流值。当门极电流IG撤销后，该阳极电流也就消失。与α1+α2=1状态所对应的阳极电流为临界导通电流，定义为GTO的擎住电流。当GTO在门极正触发信号的作用下开通时，只有阳极电流大于擎住电流后，GTO才能维持大面积导通。{{分页}}

由此可见，只要能引起α1和α2变化，并使之满足α1+α2>1条件的任何因素，都可以导致PNPN4层器件的导通。所以，除了注入门极电流使GTO导通外，在一定条件下过高的阳极电压和阳极电压上升率/dt，过高的结温及火花发光照射等均可能使GTO触发导通。所有这些非门极触发都是不希望的非正常触发，应采取适当措施加以防止。

实际上，因为GTO是多元集成结构，数百个以上的GTO元制作在同一硅片上，而GTO元的特性总会存在差异，使得GTO元的电流分布不均，通态压降不一，甚至会在开通过程中造成个别GTO元的损坏，以致引起整个GTO的损坏。为此，要求在制造时尽可能使硅片微观结构均匀，严格控制工艺装备和工艺过程，以求最大限度地达到所有GTO元的特性的一致性。另外，要提高正向门极触发电流脉冲上升沿陡度，以求达到缩短GTO元阳极电流滞后时间，加速GTO元阴极导电面积的扩展，缩短GTO开通时间的目的。

3、 关断原理

GTO开通后可在适当外部条件下关断，其关断电路原理与关断时的阳极和门极电流如图3所示。关断GTO时，将开关S闭合，门极就施以负偏置电压UG。晶体管P1N1P2的集电极电流IC1被抽出形成门极负电流-IG，此时晶体管N2P2N1的基极电流减小，进而引起IC1的进一步下降，如此循环不已，最终导致GTO的阳极电流消失而关断。

GTO的关断过程分为三个阶段：存储时间（t s）阶段，下降时间(t f)阶段，尾部时间(t t )阶段。关断过程中相应的阳极电流iA、门极电流iG、管压降uAK和功耗Poff随时间的变化波形如图3(b)所示。

（1） t s阶段。GTO导电时，所有GTO元中两个等效晶体管均饱和，要用门极控制GTO关断，首先必须使饱和的等效晶体管退出饱和，恢复基区控制能力。为此应排除P2基区中的存储电荷，t s阶段即是依靠门极负脉冲电压抽出这部分存储电荷。在t s阶段所有等效晶体管均未退出饱和，3个PN结都还是正向偏置；所以在门极抽出存储电荷的同时，GTO阳极电流iA仍保持原先稳定导电时的数值IA，管压降u AK也保持通态压降。

（2） t f阶段。经过t s阶段后，P1N1P2等效晶体管退出饱和，N2P2N1晶体管也恢复了控制能力，当iG变化到其最大值-IGM时，阳极电流开始下降，于是α1和α2也不断减小，当α1+α2≤1时，器件内部正反馈作用停止，称此点为临界关断点。GTO的关断条件为

α1+α2<1， （3）

关断时需要抽出的最大门极负电流-IGM为

|-IGM|>[（α1+α）-1]IATO/α2， （4）

式中，IATO——被关断的最大阳极电流；

IGM——抽出的最大门极电流。

由式（4）得出的两个电流的比表示GTO的关断能力，称为电流关断增益，用βoff表示如下：βoff=IATO/|-IGM|。 （5）

βoff是一个重要的特征参数，其值一般为3~8。

在tf阶段，GTO元中两个等效晶体管从饱和退出到放大区；所以随着阳极电流的下降，阳极电压逐步上升，因而关断时功耗较大。在电感负载条件下，阳极电流与阳极电压有可能同时出现最大值，此时的瞬时关断损耗尤为突出。{{分页}}

（3） t t阶段。从GTO阳极电流下降到稳定导通电流值的10%至阳极电流衰减到断态漏电流值时所需的时间定义为尾部时间t t。

在t t阶段中，如果UAK上升/dt较大时，可能有位移电流通过P2N1结注入P2基区，引起两个等效晶体管的正反馈过程，轻则出现IA的增大过程，重则造成GTO再次导通。随着/dt上升减慢，阳极电流IA逐渐衰减。

如果能使门极驱动负脉冲电压幅值缓慢衰减，在t t阶段，门极依旧保持适当负电压，则t t时间可以缩短。

Ⅷ 如何判断与非门的输入输出状态

按照下图电路图即可：

当输入为高电平＋5V时，Q1基极与发射极间Ube> 0.7V，Q1导通，输出点电压为Q1的集电极和发射极之间的压降，即0.3V，即输出为数字量0；当输入为低时，Q1集电极和发射极之间未导通，输出电压为上拉的电压，+5V，即数字量1。

(8)gt门电路扩展阅读：

TTL与非门电路结构与工作原理

分立元件门电路虽然结构简单，但是存在着体积大、工作可靠性差、工作速度慢等许多缺点。1961年美国德克萨斯仪器公司率先将数字电路的元器件和连线制作在同一硅片上，制成了集成电路。

由于集成电路体积小、质量轻、工作可靠，因而在大多数领域迅速取代了分立元件电路。随着集成电路制作工艺的发展，集成电路的集成度越来越高。

按照集成度的高低，将集成电路分为小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。根据制造工艺的不同，集成电路又分为双极型和单极型两大类。TTL门电路是目前双极型数字集成电路中用的最多的一种。

Ⅸ TTL电路与COMS电路有什么不同,各有什么特点

TTL全称-TransistorLogic,即BJT-BJT逻辑门电路，是数字电子技术中常用的一种逻辑门电路，应用较早，技术已比较成熟。TTL主要有BJT（BipolarJunctionTransistor即双极结型晶体管，晶体三极管）和电阻构成，具有速度快的特点。最早的TTL门电路是74系列，后来出现了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由于TTL功耗大等缺点，正逐渐被CMOS电路取代。TTL门电路有74（商用）和54（军用）两个系列，每个系列又有若干个子系列。TTL电平信号:TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑“1”，0V等价于逻辑“0”，这被称做TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响。TTL输出高电平>2.4V，输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。TTL电路是电流控制器件，TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
CMOS（），互补金属氧化物半导体，电压控制的一种放大器件。是组成CMOS数字集成电路的基本单元。
CMOS集成电路介绍
自1958年美国德克萨斯仪器公司(TI)发明集成电路（IC）后，随着硅平面技术的发展，二十世纪六十年代先后发明了双极型和MOS型两种重要的集成电路，它标志着由电子管和晶体管制造电子整机的时代发生了量和质的飞跃。MOS是:金属-氧化物-半导体(Metal-Oxide-Semiconctor)结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。由MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS-IC（）。目前数字集成电路按导电类型可分为双极型集成电路（主要为TTL）和单极型集成电路（CMOS、NMOS、PMOS等）。CMOS电路的单门静态功耗在毫微瓦（nw）数量级。CMOS发展比TTL晚，但是以其较高的优越性在很多场合逐渐取代了TTL。以下比较两者性能，大家就知道其原因了。1.CMOS是场效应管构成，TTL为双极晶体管构成2.CMOS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作3.CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差4.CMOS功耗很小，TTL功耗较大（1～5mA/门）5.CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。集成电路中详细信息：1,TTL电平：输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。2，CMOS电平：1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。3，电平转换电路：因为TTL和CMOS的高低电平的值不一样（ttl5v<＝＝>cmos3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。4，驱动门电路OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外接上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。5，TTL和CMOS电路比较：
1）TTL电路是电流控制器件，而CMOS电路是电压控制器件。
2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。CMOS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。CMOS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
3）CMOS电路的锁定效应：CMOS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，CMOS的内部电流能达到40mA以上，很容易烧毁芯片。防御措施：1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。3）在VDD和外电源之间加线流电阻，即使有大的电流也不让它进去。
4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启CMOS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭CMOS电路的电源。6，CMOS电路的使用注意事项1）CMOS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。3）当接长信号传输线时，在CMOS电路端接匹配电阻。4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。
5）CMOS的输入电流超过1mA，就有可能烧坏CMOS。7，TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。CMOS门电路就不用考虑这些了。8，TTL和CMOS电路的输出处理TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。OC门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那是因为当三机管截止的时候，它的基极电流约等于0，但是并不是真正的为0，经过三极管的集电极的电流也就不是真正的0，而是约0。而这个就是漏电流。开漏输出：OC门的输出就是开漏输出；OD门的输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。